FPGA时序分析课程开课通知！

Lucien_大辉哥

在进行数字电路系统的设计时,时序是否能够满足要求直接影响着电路的功能和性能。FPGA（现场可编程门阵列）在其出现三十年内发展迅速,其在灵活度,开发周期以及开发成本上的优势使得FPGA被广泛使用在各个领域。而随着FPGA设计朝着大规模、高性能方向发展,其时序收敛问题日益成为FPGA设计中的重要问题。

通过对设计的全面时序分析，使您能够对电路性能进行验证，识别时序违规，并推动fitter的逻辑布局，从而满足您的时序设计目标。

本课程从基础的数字电路出发，逐步引入时序的概念，了解时序的重要性，理解时序的基本分析方法，掌握时序约束和时序分析的方法。通过对电路的改善，使电路能够满足时序要求。

课程时间为：3天

使用工具为：Quartus Prime 18.0

使用FPGA平台为：SANXIN – B01（FPGA型号为：EP4CE6E22C8N）

PC：自备

收费：3888元

收费包括：

1. 课程服务

2. 3天的住宿以及3天的午餐