<?xml version="1.0" encoding="gbk"?>
<rss version="2.0">
  <channel>
    <title>叁芯智能 - FPGA交流学习</title>
    <link>http://www.sxznfpga.com/forum.php?mod=forumdisplay&amp;fid=38</link>
    <description>Latest 20 threads of FPGA交流学习</description>
    <copyright>Copyright(C) 叁芯智能</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Wed, 06 May 2026 08:06:21 +0000</lastBuildDate>
    <ttl>60</ttl>
    <image>
      <url>http://www.sxznfpga.com/static/image/common/logo_88_31.gif</url>
      <title>叁芯智能</title>
      <link>http://www.sxznfpga.com/</link>
    </image>
    <item>
      <title>开工大吉！</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=18182</link>
      <description><![CDATA[开工大吉！愿各位新的一年，人生像顶级 FPGA 一样全可编程，未来可重构。所有的努力都能建立有效链路，所有的梦想都能完成逻辑闭环。Bug 退散，时序收敛，万事全同步！愿各位像烧写好的比特流一样，一次点亮，全程稳定。事业版图如集成电路般精密布局，每一次“触发”都 ...]]></description>
      <category>FPGA交流学习</category>
      <author>Lucien_大辉哥</author>
      <pubDate>Wed, 25 Feb 2026 04:29:42 +0000</pubDate>
    </item>
    <item>
      <title>金蛇辞岁，骏马迎春，新年快乐！</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=18181</link>
      <description><![CDATA[愿各位2026年的像经过完美布局的RTL代码一样，零Bug、零冗余、时序全收敛，烦恼如同亚稳态，即使出现也能被同步器稳稳吸收。好运就像全流水架构，一拍接一拍，绝不阻塞。财富如同拉高的时钟使能，持续有效，永不关闭。生活没有“建立时间”的压力，快乐没有“保持时间” ...]]></description>
      <category>FPGA交流学习</category>
      <author>Lucien_大辉哥</author>
      <pubDate>Mon, 16 Feb 2026 08:27:51 +0000</pubDate>
    </item>
    <item>
      <title>喜迎元旦，祝大家2026元旦快乐！</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=18180</link>
      <description><![CDATA[喜迎元旦，祝大家2026元旦快乐！]]></description>
      <category>FPGA交流学习</category>
      <author>Lucien_大辉哥</author>
      <pubDate>Wed, 31 Dec 2025 09:43:26 +0000</pubDate>
    </item>
    <item>
      <title>FPGA做深度学习能走多远？</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=675</link>
      <description><![CDATA[叁芯智能科技FPGA就业班09月开班中



今天给大侠带来在FPAG技术交流群里平时讨论的问题答疑合集（十四），以后还会多推出本系列，话不多说，上货。

FPGA技术交流群目前已有十多个群，QQ和微信均覆盖，有需要的大侠可以进群，一起交流学习，共同进步。
欢迎加入 ...]]></description>
      <category>FPGA交流学习</category>
      <author>眼镜一米二</author>
      <pubDate>Fri, 27 Sep 2024 12:48:09 +0000</pubDate>
    </item>
    <item>
      <title>写 Verilog 如何做到心中有电路？</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=674</link>
      <description><![CDATA[叁芯智能科技FPGA就业班09月开班中
今天给大侠带来在FPAG技术交流群里平时讨论的问题答疑合集（十三），以后还会多推出本系列，话不多说，上货。

FPGA技术交流群目前已有十多个群，QQ和微信均覆盖，有需要的大侠可以进群，一起交流学习，共同进步。
欢迎加入FPGA技 ...]]></description>
      <category>FPGA交流学习</category>
      <author>眼镜一米二</author>
      <pubDate>Thu, 26 Sep 2024 12:24:14 +0000</pubDate>
    </item>
    <item>
      <title>怎么样提高verilog代码编写水平？</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=673</link>
      <description><![CDATA[叁芯智能科技FPGA就业班09月开班中



今天给大侠带来在FPAG技术交流群里平时讨论的问题答疑合集（十二），以后还会多推出本系列，话不多说，上货。

FPGA技术交流群目前已有十多个群，QQ和微信均覆盖，有需要的大侠可以进群，一起交流学习，共同进步。
欢迎加入 ...]]></description>
      <category>FPGA交流学习</category>
      <author>眼镜一米二</author>
      <pubDate>Wed, 25 Sep 2024 12:01:15 +0000</pubDate>
    </item>
    <item>
      <title>FPGA Verilog HDL代码如何debug？</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=672</link>
      <description><![CDATA[叁芯智能科技FPGA就业班09月开班中
今天给大侠带来在FPAG技术交流群里平时讨论的问题答疑合集（十一），以后还会多推出本系列，话不多说，上货。

FPGA技术交流群目前已有十多个群，QQ和微信均覆盖，有需要的大侠可以进群，一起交流学习，共同进步。
欢迎加入FPGA技 ...]]></description>
      <category>FPGA交流学习</category>
      <author>眼镜一米二</author>
      <pubDate>Tue, 24 Sep 2024 11:11:44 +0000</pubDate>
    </item>
    <item>
      <title>FPGA算法工程师、逻辑工程师、原型验证工程师有什么区别？</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=670</link>
      <description><![CDATA[叁芯智能科技FPGA就业班09月开班中
今天给大侠带来在FPAG技术交流群里平时讨论的问题答疑合集（十），以后还会多推出本系列，话不多说，上货。

FPGA技术交流群目前已有十多个群，QQ和微信均覆盖，有需要的大侠可以进群，一起交流学习，共同进步。
欢迎加入FPGA技术 ...]]></description>
      <category>FPGA交流学习</category>
      <author>眼镜一米二</author>
      <pubDate>Mon, 23 Sep 2024 10:16:40 +0000</pubDate>
    </item>
    <item>
      <title>FPGA DDR4读写实验</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=669</link>
      <description><![CDATA[DDR4 SDRAM（Double-Data-Rate Fourth Generation Synchronous Dynamic Random Access Memory，简称为 DDR4 SDRAM），是一种高速动态随机存取存储器，它属于 SDRAM 家族的存储器产品，提供了相较于 DDR3 SDRAM 更高的运行性能与更低的电压，并被广泛的应 ...]]></description>
      <category>FPGA交流学习</category>
      <author>眼镜一米二</author>
      <pubDate>Fri, 13 Sep 2024 12:11:57 +0000</pubDate>
    </item>
    <item>
      <title>FPGA Verilog HDL有什么奇技淫巧？</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=668</link>
      <description><![CDATA[叁芯智能科技FPGA就业班09月开班中

今天给大侠带来在FPAG技术交流群里平时讨论的问题答疑合集（九），以后还会多推出本系列，话不多说，上货。

FPGA技术交流群目前已有十多个群，QQ和微信均覆盖，有需要的大侠可以进群，一起交流学习，共同进步。
欢迎加入FPGA技 ...]]></description>
      <category>FPGA交流学习</category>
      <author>眼镜一米二</author>
      <pubDate>Thu, 12 Sep 2024 11:00:09 +0000</pubDate>
    </item>
    <item>
      <title>如何用FPGA实现一个通信系统的发射端&amp;接收机？</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=667</link>
      <description><![CDATA[叁芯智能科技FPGA就业班09月开班中
今天给大侠带来在FPAG技术交流群里平时讨论的问题答疑合集（八），以后还会多推出本系列，话不多说，上货。

FPGA技术交流群目前已有十多个群，QQ和微信均覆盖，有需要的大侠可以进群，一起交流学习，共同进步。
欢迎加入FPGA技术 ...]]></description>
      <category>FPGA交流学习</category>
      <author>眼镜一米二</author>
      <pubDate>Tue, 10 Sep 2024 11:04:57 +0000</pubDate>
    </item>
    <item>
      <title>为什么FPGA属于硬件，还需要搞算法？</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=666</link>
      <description><![CDATA[今天给大侠带来在FPAG技术交流群里平时讨论的问题答疑合集（七），以后还会多推出本系列，话不多
说，上货。

FPGA技术交流群目前已有十多个群，QQ和微信均覆盖，有需要的大侠可以进群，一起交流学习，共同进步。
欢迎加入FPGA技术微信交流群14群!
交流问题（一 ...]]></description>
      <category>FPGA交流学习</category>
      <author>眼镜一米二</author>
      <pubDate>Mon, 09 Sep 2024 08:46:49 +0000</pubDate>
    </item>
    <item>
      <title>基于FPGA的手持医学影像智能分析仪</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=665</link>
      <description><![CDATA[叁芯智能科技FPGA就业班09月开班中



概述


研究背景



       在疾病诊断中，医学影像学占有重要地位。医学影像数据以每年 30%的速度增长，占医院数字化数据的 90%[2]，放射科医师每天的图像数据浏览工作量剧增，且每年医疗资源和人力投入增长远远不能 ...]]></description>
      <category>FPGA交流学习</category>
      <author>眼镜一米二</author>
      <pubDate>Tue, 03 Sep 2024 11:39:38 +0000</pubDate>
    </item>
    <item>
      <title>在初学电子信息工程，进行自学系统学习一个逐渐过程中，在什么阶段需要学什么呀？</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=664</link>
      <description><![CDATA[提问：

在初学电子信息工程，进行自学系统学习一个逐渐过程中，在什么阶段需要学什么呀？在零基础的情况下，先学电路然后在电路分析后再学数电、模电？还是说电路可以不用学直接学电路分析，还是怎么说？

回答：

推荐学习顺序，仅供参考：
一、基础阶段
1.  ...]]></description>
      <category>FPGA交流学习</category>
      <author>Lucien_大辉哥</author>
      <pubDate>Mon, 26 Aug 2024 07:18:04 +0000</pubDate>
    </item>
    <item>
      <title>生成的mcs文件和bit文件的效果不一样，是不是因为在xdc文件中没有约束好？</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=663</link>
      <description><![CDATA[提问：

生成的mcs文件和bit文件的效果不一样，是不是因为在xdc文件中没有约束好？

请教一下，我生成的mcs文件和bit文件的效果不一样，mcs文件固化到flash中，以太网ping不通，bit文件能ping通。是不是因为在xdc文件中没有约束好？在xdc文件中，只约束了这个。

 ...]]></description>
      <category>FPGA交流学习</category>
      <author>Lucien_大辉哥</author>
      <pubDate>Mon, 26 Aug 2024 07:15:06 +0000</pubDate>
    </item>
    <item>
      <title>Xilinx ddr3 modelsim仿真时，有什么办法能快速初始化完成吗？</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=662</link>
      <description><![CDATA[提问：Xilinx ddr3 modelsim仿真时，有什么办法能快速初始化完成吗？

回答：

在 Xilinx DDR3 Modelsim 仿真中，以下方法可能有助于快速初始化完成：
一、优化测试平台

1. 简化测试场景
-减少不必要的逻辑和模块，只保留与 DDR3 初始化相关的关键部分，以降低 ...]]></description>
      <category>FPGA交流学习</category>
      <author>Lucien_大辉哥</author>
      <pubDate>Mon, 26 Aug 2024 07:11:21 +0000</pubDate>
    </item>
    <item>
      <title>直接调用一个双端口192KB的SRAM，和调用12个大小为16KB的SRAM，占用资源是一样的吗？</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=661</link>
      <description><![CDATA[提问：


直接调用一个双端口192KB的SRAM，和调用12个大小为16KB的SRAM，占用资源是一样的吗？



回答：


直接调用一个双端口 192KB 的 SRAM 和调用 12 个大小为 16KB 的 SRAM 占用的资源不完全一样。

一方面，如果单纯从存储容量角度看，最终可提供的存 ...]]></description>
      <category>FPGA交流学习</category>
      <author>Lucien_大辉哥</author>
      <pubDate>Mon, 26 Aug 2024 07:09:49 +0000</pubDate>
    </item>
    <item>
      <title>请问slicem中lut是6输入的，但实现移位寄存器深度是32，不是64，原因是什么呢？</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=660</link>
      <description><![CDATA[提问：请问slicem中lut是6输入的，但实现移位寄存器深度是32，不是64，原因是什么呢？



回答：在 Slicem 中，LUT输入为 6 但移位寄存器深度是 32 而非 64 ，可能有以下原因：

1. 资源限制：芯片的物理资源有限，设计上可能对移位寄存器的深度进行了权衡和优化 ...]]></description>
      <category>FPGA交流学习</category>
      <author>Lucien_大辉哥</author>
      <pubDate>Mon, 26 Aug 2024 07:08:26 +0000</pubDate>
    </item>
    <item>
      <title>自定义的IP核给他人使用，不想显示源码。是不是只有生成.dcp这一种办法？</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=659</link>
      <description><![CDATA[提问：自定义的IP核给他人使用，不想显示源码。是不是只有生成.dcp这一种办法？



回答：除了生成.dcp 文件，还可以将 IP 核封装为网表（Netlist）形式提供给他人使用。不过生成.dcp 是一种较为常见和有效的方式，能够在一定程度上保护源码的隐私性。]]></description>
      <category>FPGA交流学习</category>
      <author>Lucien_大辉哥</author>
      <pubDate>Mon, 26 Aug 2024 07:07:24 +0000</pubDate>
    </item>
    <item>
      <title>SDRAM掉电能保持多长时间？</title>
      <link>http://www.sxznfpga.com/forum.php?mod=viewthread&amp;tid=658</link>
      <description><![CDATA[SDRAM是一种易失性存储器，掉电后数据无法长期保持。
SDRAM 内部的数据是通过电容来存储的，而电容器件会随着时间流逝慢慢放电（存在漏电流），导致数据丢失。
一般来说，SDRAM 掉电后数据的保持时间在几秒钟到几分钟不等。具体的保持时间会受到多种因素的影响，例如 ...]]></description>
      <category>FPGA交流学习</category>
      <author>Lucien_大辉哥</author>
      <pubDate>Mon, 26 Aug 2024 07:06:20 +0000</pubDate>
    </item>
  </channel>
</rss>